In questo volume viene descritta l’architettura di un calcolatore basato sul processore PC (software compatibile con i processori a 32 bit presenti nei Personal Computer), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine presentate le attuali tecniche di organizzazione interna del processore.

Architettura dei calcolatori Volume II. Struttura del processore, del bus, della memoria e delle interfacce, e gestione dell'I/0. Con riferimento al personal computer e a un ambiente di programmazione basato sul DJGPP

FROSINI, GRAZIANO;
2010-01-01

Abstract

In questo volume viene descritta l’architettura di un calcolatore basato sul processore PC (software compatibile con i processori a 32 bit presenti nei Personal Computer), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine presentate le attuali tecniche di organizzazione interna del processore.
2010
Frosini, Graziano; Lettieri, G.
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11568/138482
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact