DI PASQUO, ALESSIO Statistiche
DI PASQUO, ALESSIO
DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE
Mostra
records
Risultati 1 - 5 di 5 (tempo di esecuzione: 0.007 secondi).
A 5-nm 60-GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 35.2dB SNDR up to 32 GHz
2024-01-01 Nani, C.; Monaco, E.; Ghittori, N.; Bosi, A.; Albano, D.; Asero, C.; Codega, N.; Di Pasquo, A.; Fabiano, I.; Garampazzi, M.; Giunco, F.; Burgos, L. D. H.; Minoia, G.; Rossi, P.; Sosio, M.; Vignoli, L.; Temporiti, E.; Scouten, S.; Jantzi, S.
A 60GS/s Two-Stage Sampler with a Linearity Calibration Loop for PAM-8 Receivers
2022-01-01 Di Pasquo, A; Monaco, E; Ghittori, N; Nani, C; Fanucci, L
A Track-and-Hold Circuit with Tunable Non-Linearity and a Calibration Loop for PAM-8 SerDes Receivers
2022-01-01 Di Pasquo, A; Monaco, E; Ghittori, N; Nani, C; Fanucci, L
A high linearity driver with embedded interleaved track-and-hold array for high-speed ADC
2021-01-01 Di Pasquo, A.; Nani, C.; Monaco, E.; Fanucci, L.
Delay-lines jitter modeling and efficiency analysis in FinFET technology
2021-01-01 Di Pasquo, A; Monaco, E; Nani, C; Fanucci, L
| Titolo | Data di pubblicazione | Autore(i) | File |
|---|---|---|---|
| A 5-nm 60-GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 35.2dB SNDR up to 32 GHz | 1-gen-2024 | Nani, C.; Monaco, E.; Ghittori, N.; Bosi, A.; Albano, D.; Asero, C.; Codega, N.; Di Pasquo, A.; Fabiano, I.; Garampazzi, M.; Giunco, F.; Burgos, L. D. H.; Minoia, G.; Rossi, P.; Sosio, M.; Vignoli, L.; Temporiti, E.; Scouten, S.; Jantzi, S. | |
| A 60GS/s Two-Stage Sampler with a Linearity Calibration Loop for PAM-8 Receivers | 1-gen-2022 | Di Pasquo, A; Monaco, E; Ghittori, N; Nani, C; Fanucci, L | |
| A Track-and-Hold Circuit with Tunable Non-Linearity and a Calibration Loop for PAM-8 SerDes Receivers | 1-gen-2022 | Di Pasquo, A; Monaco, E; Ghittori, N; Nani, C; Fanucci, L | |
| A high linearity driver with embedded interleaved track-and-hold array for high-speed ADC | 1-gen-2021 | Di Pasquo, A.; Nani, C.; Monaco, E.; Fanucci, L. | |
| Delay-lines jitter modeling and efficiency analysis in FinFET technology | 1-gen-2021 | Di Pasquo, A; Monaco, E; Nani, C; Fanucci, L |