A low power VLSI architecture for a network-on-chip router IP macrocell
ZERO-CYCLE ROUTER FOR NETWORKS ON-CHIP
SAPONARA, SERGIO;FANUCCI, LUCA;
2013-01-01
Abstract
A low power VLSI architecture for a network-on-chip router IP macrocellFile in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
