DI MATTEO, STEFANO Statistiche
DI MATTEO, STEFANO
DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE
A RISC-V Post Quantum Cryptography Instruction Set Extension for Number Theoretic Transform to Speed-Up CRYSTALS Algorithms
2021-01-01 Nannipieri, P.; Di Matteo, S.; Zulberti, L.; Albicocchi, F.; Saponara, S.; Fanucci, L.
A Script-Based Cycle-True Verification Framework to Speed-Up Hardware and Software Co-Design: Performance Evaluation on ECC Accelerator Use-Case
2022-01-01 Zulberti, Luca; DI MATTEO, Stefano; Nannipieri, Pietro; Saponara, Sergio; Fanucci, Luca
CRFlex: A Flexible and Configurable Cryptographic Hardware Accelerator for AES Block Cipher Modes
2022-01-01 Nannipieri, P.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S.
Crypto accelerators for power-efficient and realtime on-chip implementation of secure algorithms
2019-01-01 Baldanzi, Luca; Crocetti, Luca; DI MATTEO, Stefano; Fanucci, Luca; Saponara, Sergio; Patrice, Hameau
Design and Test of an Integrated Random Number Generator with All-Digital Entropy Source
2022-01-01 Crocetti, L.; Di Matteo, S.; Nannipieri, P.; Fanucci, L.; Saponara, S.
Secure elliptic curve crypto-processor for real-time iot applications
2021-01-01 Di Matteo, S.; Baldanzi, L.; Crocetti, L.; Nannipieri, P.; Fanucci, L.; Saponara, S.
SHA2 and SHA-3 accelerator design in a 7 nm technology within the European Processor Initiative
2020-01-01 Nannipieri, P.; Bertolucci, M.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S.
SHA2 and SHA-3 accelerator design in a 7 nm technology within the European Processor Initiative
2021-01-01 Nannipieri, P.; Bertolucci, M.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S.
True random number generator based on fibonacci-galois ring oscillators for fpga
2021-01-01 Nannipieri, P.; Di Matteo, S.; Baldanzi, L.; Crocetti, L.; Belli, J.; Fanucci, L.; Saponara, S.
| Titolo | Data di pubblicazione | Autore(i) | File |
|---|---|---|---|
| A RISC-V Post Quantum Cryptography Instruction Set Extension for Number Theoretic Transform to Speed-Up CRYSTALS Algorithms | 1-gen-2021 | Nannipieri, P.; Di Matteo, S.; Zulberti, L.; Albicocchi, F.; Saponara, S.; Fanucci, L. | |
| A Script-Based Cycle-True Verification Framework to Speed-Up Hardware and Software Co-Design: Performance Evaluation on ECC Accelerator Use-Case | 1-gen-2022 | Zulberti, Luca; DI MATTEO, Stefano; Nannipieri, Pietro; Saponara, Sergio; Fanucci, Luca | |
| CRFlex: A Flexible and Configurable Cryptographic Hardware Accelerator for AES Block Cipher Modes | 1-gen-2022 | Nannipieri, P.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S. | |
| Crypto accelerators for power-efficient and realtime on-chip implementation of secure algorithms | 1-gen-2019 | Baldanzi, Luca; Crocetti, Luca; DI MATTEO, Stefano; Fanucci, Luca; Saponara, Sergio; Patrice, Hameau | |
| Design and Test of an Integrated Random Number Generator with All-Digital Entropy Source | 1-gen-2022 | Crocetti, L.; Di Matteo, S.; Nannipieri, P.; Fanucci, L.; Saponara, S. | |
| Secure elliptic curve crypto-processor for real-time iot applications | 1-gen-2021 | Di Matteo, S.; Baldanzi, L.; Crocetti, L.; Nannipieri, P.; Fanucci, L.; Saponara, S. | |
| SHA2 and SHA-3 accelerator design in a 7 nm technology within the European Processor Initiative | 1-gen-2020 | Nannipieri, P.; Bertolucci, M.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S. | |
| SHA2 and SHA-3 accelerator design in a 7 nm technology within the European Processor Initiative | 1-gen-2021 | Nannipieri, P.; Bertolucci, M.; Baldanzi, L.; Crocetti, L.; Di Matteo, S.; Falaschi, F.; Fanucci, L.; Saponara, S. | |
| True random number generator based on fibonacci-galois ring oscillators for fpga | 1-gen-2021 | Nannipieri, P.; Di Matteo, S.; Baldanzi, L.; Crocetti, L.; Belli, J.; Fanucci, L.; Saponara, S. |